Compute eXpress Link (CXL) 联盟今天公布了 CXL 3.0 规范，带来了支持PCIe 6.0 接口、内存池以及更复杂的交换和结构功能等新功能。总体而言，新规范将支持高达最新版本两倍的带宽，而不会增加任何延迟，同时保持与规范先前版本的向后兼容性。新规范发布之际，作为 CPU 互连中最后一场有意义的公开竞争，OpenCAPI 昨天宣布它将向 CXL 联盟贡献其规范，使 CXL 成为行业前进的明确道路。
提醒一下，CXL 规范是一个开放的行业标准，它在 CPU 和加速器(如 GPU)、智能 I/O 设备(如 DPU)以及各种 DDR4/DDR5 和持久内存之间提供缓存一致的互连。互连允许 CPU 在与连接设备相同的内存区域上工作，从而提高性能和电源效率，同时降低软件复杂性和数据移动。
所有主要芯片制造商都接受了该规范，AMD 即将推出的Genoa CPU和英特尔的Sapphire Rapids支持 1.1 修订版(对后者的警告)。Nvidia、Arm 以及大量内存制造商、超大规模制造商和 OEM 也加入了进来。
随着业界最终完全统一该标准，新的 CXL 3.0 规范浮出水面。昨天，OpenCAPI 联盟宣布，它将把其用于加速器的竞争性缓存一致性 OpenCAPI 规范及其串行连接的近存储器开放内存接口 (OMI) 规范转移到 CXL 联盟。在今年早些时候Gen-Z 联盟也被 CXL 吸收之后，这为 CXL 标准的最后一场有意义的竞争画上了句号。此外，在其几个合作伙伴动摇并选择部署 CXL 后，CCIX 标准似乎已失效。